Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales.

Eslava Garzón, Johan Sebastián; González Díaz, Héctor Andrés

doi:10.21500/01247492.1288

Titulo:

Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales.
.

Sumario:

Este artículo describe el diseño y la implementación de un sistema de verificación funcional basado en la técnica de la aceleración de hardware, «Aceleración de la simulación», utilizando herramientas libres (hardware y software libre) que acercan la solución a desarrolladores pequeños y a espacios académicos que incentivan el desarrollo de soluciones electrónicas locales. Este sistema permite realizar la verificación funcional de sistemas digitales, ejecutando el lenguaje de descripción de hardware (HDL) directamente en un dispositivo emulador (hardware) y visualizando su comportamiento en una estación de trabajo controlada por el usuario o desarrollador. El tiempo de verificación, y por ende el tiempo de producción de un diseño digital de... Ver más

Guardado en:

Revista:

Ingenium Revista de la facultad de ingeniería

ISSN:

0124-7492

Autores:

Eslava Garzón, Johan Sebastián

González Díaz, Héctor Andrés

Editor:

UNIVERSIDAD DE SAN BUENAVENTURA

DOI:

10.21500/01247492.1288

Volumen:

Año de publicación:

2013-06-17

Pagina inicial:

126

Pagina final:

145

Pais:

Colombia

Licencia:

Ingenium - 2015

info:eu-repo/semantics/openAccess

http://purl.org/coar/access_right/c_abf2

id	metarevistapublica_unisanbuenaventura_ingeniumrevistadelafacultaddeingenieria_62_article_1288
record_format	ojs
spelling	Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales. Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales. Este artículo describe el diseño y la implementación de un sistema de verificación funcional basado en la técnica de la aceleración de hardware, «Aceleración de la simulación», utilizando herramientas libres (hardware y software libre) que acercan la solución a desarrolladores pequeños y a espacios académicos que incentivan el desarrollo de soluciones electrónicas locales. Este sistema permite realizar la verificación funcional de sistemas digitales, ejecutando el lenguaje de descripción de hardware (HDL) directamente en un dispositivo emulador (hardware) y visualizando su comportamiento en una estación de trabajo controlada por el usuario o desarrollador. El tiempo de verificación, y por ende el tiempo de producción de un diseño digital de complejidad considerable, se disminuye con el uso de la verificación por emulación de hardware. Eslava Garzón, Johan Sebastián González Díaz, Héctor Andrés 13 26 Núm. 26 , Año 2012 : INGENIUM Artículo de revista Journal article 2013-06-17T00:00:00Z 2013-06-17T00:00:00Z 2013-06-17 application/pdf Universidad San Buenaventura - USB (Colombia) Ingenium 0124-7492 https://revistas.usb.edu.co/index.php/Ingenium/article/view/1288 10.21500/01247492.1288 https://doi.org/10.21500/01247492.1288 spa https://creativecommons.org/licenses/by-nc-sa/4.0/ Ingenium - 2015 126 145 https://revistas.usb.edu.co/index.php/Ingenium/article/download/1288/1079 info:eu-repo/semantics/article http://purl.org/coar/resource_type/c_6501 info:eu-repo/semantics/publishedVersion http://purl.org/coar/version/c_970fb48d4fbd8a85 info:eu-repo/semantics/openAccess http://purl.org/coar/access_right/c_abf2 Text Publication
institution	UNIVERSIDAD DE SAN BUENAVENTURA
thumbnail	https://nuevo.metarevistas.org/UNIVERSIDADDESANBUENAVENTURA_COLOMBIA/logo.png
country_str	Colombia
collection	Ingenium Revista de la facultad de ingeniería
title	Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales.
spellingShingle	Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales. Eslava Garzón, Johan Sebastián González Díaz, Héctor Andrés
title_short	Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales.
title_full	Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales.
title_fullStr	Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales.
title_full_unstemmed	Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales.
title_sort	diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales.
title_eng	Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales.
description	Este artículo describe el diseño y la implementación de un sistema de verificación funcional basado en la técnica de la aceleración de hardware, «Aceleración de la simulación», utilizando herramientas libres (hardware y software libre) que acercan la solución a desarrolladores pequeños y a espacios académicos que incentivan el desarrollo de soluciones electrónicas locales. Este sistema permite realizar la verificación funcional de sistemas digitales, ejecutando el lenguaje de descripción de hardware (HDL) directamente en un dispositivo emulador (hardware) y visualizando su comportamiento en una estación de trabajo controlada por el usuario o desarrollador. El tiempo de verificación, y por ende el tiempo de producción de un diseño digital de complejidad considerable, se disminuye con el uso de la verificación por emulación de hardware.
author	Eslava Garzón, Johan Sebastián González Díaz, Héctor Andrés
author_facet	Eslava Garzón, Johan Sebastián González Díaz, Héctor Andrés
citationvolume	13
citationissue	26
citationedition	Núm. 26 , Año 2012 : INGENIUM
publisher	Universidad San Buenaventura - USB (Colombia)
ispartofjournal	Ingenium
source	https://revistas.usb.edu.co/index.php/Ingenium/article/view/1288
language	spa
format	Article
rights	https://creativecommons.org/licenses/by-nc-sa/4.0/ Ingenium - 2015 info:eu-repo/semantics/openAccess http://purl.org/coar/access_right/c_abf2
type_driver	info:eu-repo/semantics/article
type_coar	http://purl.org/coar/resource_type/c_6501
type_version	info:eu-repo/semantics/publishedVersion
type_coarversion	http://purl.org/coar/version/c_970fb48d4fbd8a85
type_content	Text
publishDate	2013-06-17
date_accessioned	2013-06-17T00:00:00Z
date_available	2013-06-17T00:00:00Z
url	https://revistas.usb.edu.co/index.php/Ingenium/article/view/1288
url_doi	https://doi.org/10.21500/01247492.1288
issn	0124-7492
doi	10.21500/01247492.1288
citationstartpage	126
citationendpage	145
url2_str_mv	https://revistas.usb.edu.co/index.php/Ingenium/article/download/1288/1079
_version_	1811200841605971968

Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales. .

Código QR

Estadísticas y Métricas Alternativas

Títulos similares

Diseño e implementación de un sistema de verificación funcional utilizando la técnica de aceleración por hardware para optimizar el diseño de sistemas electrónicos digitales.
.